三星电子计划 2025~2026 年推出 LP Wide I/O 堆叠移动内存，位宽达 512bit
2024-07-17 16:13:19 - IT之家
IT之家7月17日消息，据三星电子2024年异构集成路线图，该企业正积极研发一款名为LPWideI/O 的新型移动内存。
值得注意的是，三星电子以往曾提到过一种名称与其相近的LLW(LowLatencyWideI/O)内存，尚不能确认两者关系。
LPWide I/O内存将于2025年一季度实现技术就绪，2025下半年至2026年中实现量产就绪。
路线图显示，LPWide I/O 内存单封装位宽将达到现有HBM内存的一半——即512bit。
作为对比，目前的LPDDR5内存大多数是单封装四通道共64bit，未来的LPDDR6内存也仅有96bit。
更大的位宽意味着三星电子的LPWideI/O内存可提供远胜于现有移动内存产品的内存带宽，满足设备端AI应用等场景的需求。
在相对较小的移动内存芯片上实现512bit位宽，势必需要堆叠DRAM芯片，但HBM采用的TSV硅通孔方式也不适合移动内存各层DRAM间的互联。
因此三星电子将在LPWideI/O内存上采用一项名为VCS(全称VerticalCuPostStack)的全新垂直互联技术。
同SK海力士的VFO技术类似，三星电子的VCS技术也是将扇出封装和垂直通道结合在一起。
三星电子表示，VCS先进封装技术相较传统引线键合拥有8倍和2.6倍的I/O密度和带宽；
相较VWB垂直引线键合(IT之家注：全称VerticalWireBonding，疑似指代SK海力士的VFO技术) ，三星电子宣称其VCS技术的生产效率是前者9倍。
三星电子在图片中还提到，其LPDDR6内存也预计于2025~2026年量产就绪。
广告声明：文内含有的对外跳转链接（包括不限于超链接、二维码、口令等形式），用于传递更多信息，节省甄选时间，结果仅供参考，IT之家所有文章均包含本声明。