产业变迁中的国产EDA:并购、挑战与未来的本土化路径
公司提供EDA软件、电路IP、WAT电性测试设备以及与芯片成品率提升技术相结合的整套解决方案,在集成电路设计到量产的整个产品周期内实现芯片性能、成品率、稳定性的提升,成功案例覆盖多个集成电路工艺节点。2024年3月,广立微推出T4000Max半导体参数测试机,配置100pin,支持多通道并行测试,可更好地服务有多测试项、高测...
国产EDA平台化:合见工软试水收并购路径
事实上,国产EDA不仅需要替代,更需要从客户出发找到新路径,各家形成战略性差异的同时,随着收并购的发生而共同串连起所有点工具,如此,或许为抗衡海外巨头的合理路径。
目标1000亿美元!英特尔代工把天赋带给AI时代|台积电|财务会计|...
StuPann认为与微软的合作将会有一个有趣的演变,因为现阶段进行双路径设计非常昂贵。在大多数情况下,客户的一款芯片仅会和一家代工厂合作,但如果EDA供应商能找到一种抽象出制程节点库中固有内容的方法,就像不同芯片架构间的编译器那样,那么多源采购将成为可能。而且对于英特尔来说也非常欢迎这种情况的出现,因为这让...
(2023.10.16)半导体周要闻-莫大康
TSMC的基础库和IP,包括标准单元、GPIO/ESD、PLL、SRAM和ROM,已准备好用于移动和高性能计算应用。同时,一些PLL存在于硅前开发套件中,而其他PLL则经过硅验证。最后,非易失性存储器、接口IP甚至小芯片IP等模块尚不可用——这成为一些芯片设计的瓶颈——但这些模块正在由Alphawave、Cadence、Credo、e...
PCB设计软件蓝牙音箱实操│网表导出导入和封装路径设置
在网表正式导入PCB设计软件前,需要先设置好PCB封装库路径信息。路径设置:Setup—UserPreferences—Paths—Library—devpath/psm/pad路径;软件界面如下图所示:同样方法设置padpath及psmpath;完成之后点击Apply和OK,即完成路径设置四、网表导入Allegro设计软件...
CIS数据库配置步骤介绍,超详细攻略!
1:打开D:\Cadence\ORCAD_16.0\tools\capture,在该目录下找到Capture.ini文件,双击打开;2:在Capture.ini文件中找到[PARTLIBRARYDIRECTORIES](如果没有,就自己加上),在该文字下,确定Dir0(路径)的值是原理图符号库的路径,在本例中,我们设置为Dir0=D:\Cadence\SPB_16.6\tools\capture\library(www.e993.com)2024年9月27日。如果原理图符号...
金百泽2023年半年度董事会经营评述
电路板设计(Layout):主要为客户提供高速、高密、高可靠性的PCB设计。资深团队,独有的专业工具,从功能设计到工程设计,为产品构魂。基于公司长期服务10000多家客户的产品研发和PCB设计经验积累,形成了丰富的可制造性设计(DFM)数据库,通过开展电子设计服务,满足客户加快研发创新速度和减少设计变更频率的需求。
中金:关注创成式AI对工具软件赋能 短期保守、长期不低估
创成式AI与3D模型创作:Creo、AutodeskFusion360、SolidEdge、Solidworks等3DCAD产品目前已广泛集成AIInside应用能力,主要用于辅助实现参数优化和草图生成;在EDA领域,Synopsys、Cadence等海外EDA厂商在AI赋能芯片设计上均有所探索,通过已有的设计数据训练模型,实现更高的设计效率。
ChatGPT兴起,创成式AI能否重塑工具软件底层逻辑?
??创成式AI与3D模型创作:Creo、AutodeskFusion360、SolidEdge、Solidworks等3DCAD产品目前已广泛集成AIInside应用能力,主要用于辅助实现参数优化和草图生成;在EDA领域,Synopsys、Cadence等海外EDA厂商在AI赋能芯片设计上均有所探索,通过已有的设计数据训练模型,实现更高的设计效率。
PCB 高速电路板 Layout 设计指南
首先要考虑在内部层纳入一个完整、连续的接地平面。许多电路板在整个电路板堆叠上还设置了多个接地平面层,用于微带线或带状线配置中的多层传输线布线。板层堆叠需要在PCBCAD数据库中建立,也可从外部来源导入。在这方面,如果PCB设计系统能够与供应商直接沟通来交换堆叠信息,则会十分有帮助,如下面的视频所示:...