想象技术申请将数据存储在缓冲器中的专利,能将卷积神经网络的输入...
专利摘要显示,本申请涉及将数据存储在缓冲器中的方法、介质、逻辑及集成电路。一种将卷积神经网络的层的输入数据存储在包括NB个组的缓冲器中用于处理的方法,每个组包括多个字,所述方法包括:接收输入数据,所述输入数据包括将在所述卷积神经网络的层中被处理的输入数据值,所述输入数据包括P个平面,每个平面具有X列和Y...
新书上架《半导体存储器件与电路》
由人工智能(AI)带来的各类新型应用在我们的日常生活中逐渐变得不可或缺,而AI软件模型一般均需要高效的硬件技术来存储和处理大量数据,《半导体存储器件与电路》的重点即是与之密切相关的半导体存储器技术。《半导体存储器件与电路》的主要内容包括半导体存储器件及其外围电路的基础原理、近年来存储单元伴随着工艺节点逐步缩...
AI大模型需要新型存储器!北京大学唐克超老师谈FeRAM铁电存储器...
MRAM是一种非易失性的磁性随机存储器,它利用磁电阻效应来存储数据,核心原理是利用材料的磁阻效应,即材料的电阻会随着外部磁场的变化而变化,从而通过改变电流方向和大小,可以改变其中一个磁性层的磁化方向,由此实现数据的写入和读取。其实这也不是什么新兴技术。早在上世纪五十年代就已经被提出,并在军用方面得到广泛应...
帝奥微获得发明专利授权:“一种EEPROM单元的数据存储时间检测电路...
专利摘要:本发明公开了一种EEPROM单元的数据存储时间检测电路及方法,第一EEPROM单元的检测端与开关K1的一端和开关K2的一端连接,开关K1的另一端连接读取电路的第一输入端,开关K2的另一端连接第一检测电路的输出端并输出信号OUT1_DET,第二EEPROM单元的检测端与开关K3的一端和开关K4的一端连接,开关K3的另一端连接...
三星申请包括页缓冲器电路的存储器件专利,提高数据感测效率
金融界2024年2月23日消息,据国家知识产权局公告,三星电子株式会社申请一项名为“包括页缓冲器电路的存储器件“,公开号CN117594099A,申请日期为2023年7月。专利摘要显示,一种包括页缓冲
长鑫存储申请数据接收电路、数据接收系统以及存储装置专利,提高...
专利摘要显示,本公开实施例提供一种数据接收电路、数据接收系统以及存储装置,数据接收电路包括:第一放大模块,被配置为接收数据信号、第一参考信号和第二参考信号,对数据信号和第一参考信号进行第一比较并输出第一信号对,对数据信号和第二参考信号进行第二比较并输出第二信号对;其中,第一参考信号的电平值与第二参考信号...
长鑫存储取得数据处理电路及存储器专利,该数据处理电路可实现多条...
专利摘要显示,本公开实施例公开了一种数据处理电路及存储器,该数据处理电路包括:多条数据总线,分别用于传输一组数据;多个选择电路,包括多个数据输入端和至少一个选择信号端;其中,每个选择电路的多个数据输入端分别连接多条数据总线;不同的选择电路中的同一数据输入端对应连接的数据总线不同;选择电路用于根据选择...
长鑫存储申请数据接收技术专利,以提高数据接收电路的接收性能
专利摘要显示,本公开实施例提供一种数据接收电路、数据接收系统以及存储装置,数据接收电路包括:接收模块,被配置为,接收数据信号和参考信号,响应于采样时钟信号对数据信号以及参考信号进行比较,并输出第一输出信号和第二输出信号;判决反馈均衡模块,与接收模块的反馈节点连接,被配置为,基于反馈信号对接收模块执行判决反馈均衡...
...缓存行的数据不以有效状态高速缓存在该存储器和该I/O代理电路...
该I/O代理电路可从外围部件接收执行被定向到多个高速缓存行中的一个或多个高速缓存行的一组读取事务的一组事务请求。该I/O代理电路可向被配置为管理对该多个高速缓存行中的第一高速缓存行的访问的第一存储器控制器电路发出对该第一高速缓存行的排他性读取所有权的请求,使得该第一高速缓存行的数据不以有效状态...
硬核国产EDA,已跨入智算创新时代
高效的存储单元内建自测试软件工具UniVistaTespertMBISTPCB板级设计工具:新一代电子系统设计平台UniVistaArcher一体化PCB设计环境UniVistaArcherPCB板级系统电路原理设计输入环境UniVistaArcherSchematic全国产自主知识产权高速接口IP解决方案:UniVistaUCIeIP——突破互联边界、下一代Chiplet集成创新的全国...