CadenceLIVE China 2024 | 专题揭晓:模拟定制设计/PCB、封装设计...

来自Cadence总部的多物理场仿真产品线的研发专家,将为您带来最新的Sigrity、Clarity、Celsius等产品开发进展,尤其是在3DIC、射频(RF)电路设计、热和应力、人工智能技术应用等领域的持续投入及相关产品,从中您将了解Cadence在多物理场仿真领域的战略布局和远景规划。同时,本专题论坛同样邀请了来自业内的顶级专家分享...

Cadence 成功流片基于台积电 N3E 工艺的 16G UCIe 先进封装 IP

UCIe先进封装PHYUCIe先进封装PHY专为支持5Tbps/mm以上Die边缘带宽密度而设计,能在显著提高能效的同时实现更高的吞吐量性能,可灵活集成到多种类型的2.5D先进封装中,例如硅中介层、硅桥、RDL和扇出型封装。UCIe标准封装PHY助力客户降低成本,同时保持高带宽和高能效。Cadence的电路设计使客...

Cadence 发布全新 Celsius Studio AI 热分析平台

热、应力和电子散热设计同步分析，让设计人员可以无缝利用ECAD和MCAD对机电系统进行多物理场仿真融合FEM和CFD引擎，应对各种热完整性挑战——从芯片到封装，从电路板到完整的电子系统CelsiusStudio采用大规模并行架构，与之前的解决方案相比，性能快10倍CelsiusStudio与Cadence芯片、封装、PCB和微波...

探索PCB仿真的无限可能:Allegro Cadence技术引领电子设计未来

2.多层板和封装协同设计：在复杂的多层板设计中，电磁干扰和信号完整性成为关键挑战。AllegroCadence的仿真技术帮助工程师预测和解决这些问题，同时实现多层板与封装的协同设计，提高整体性能和可靠性。3.电源完整性分析：随着集成电路的功耗不断增加，电源完整性成为关注的焦点。AllegroCadence的PCB仿真技术为工程...

Cadence:AI 助力优化电子设计

这使得设计师能够进行更多的系统设计和协同优化,例如分析信号穿过SerDes通信通道时的完整性,这个过程包括信号从发射器IC芯片经过其封装,穿过PCB,到达接收器IC的封装,最后进入接收器的芯片。“分析左移”的方法让设计师能够更系统地去思考,强大的设计工具可以帮助设计师识别跨域约束的冲突,安全且及时地发现...

越来越“热”的芯片,如何降温?

对于电气工程师,CelsiusThermalSolver可进行芯片/SoC性能/热分析、封装和PCB的电热协同仿真,以及在兼顾热影响的同时进行封装/PCB的元件摆放(www.e993.com)2024年11月14日。对于热工程师,CelsiusElectronicsCooling提供了电子元件冷却散热分析,可通过添加散热器、风扇、通风口来缓解潜在的热问题。

官宣!ICDIA-IC Show 2024议程公布!

用于先进封装的Chipslets和异构集成的集成设计生态系统—曹立宏,日月光技术和市场开发高级总监14:50-15:10玄铁·致力于高性能RISC-VCPU的发展和应用—盛仿伟,达摩院RISC-VCPU高级技术专家15:10-15:40茶歇,观展交流15:40-16:00以“芯”为本,赋能智算—澜起科技高性能运力解决方案...

2.5D EDA工具中还缺少什么?

然后你可以使用一个工具设计数字芯片元件，使用另一个工具设计模拟芯片元件，最后进行封装。从工具角度来看，系统级规划已经取得了很大的进步，但我们仅仅在扩展它们的数据库并增加新功能。”最大的改变可能是组织层面的。Mastroianni说道：“过去，封装设计师从未与架构师进行过交流。而现在必须要有这种交流。会选择哪种...

集成电路封装的EDA玩家们

Cadence帮助台积电大范围成功部署集成扇出型(InFO)封装的技术和工具包括:CadencePhysicalVerificationSystem(PVS)、Cadence系统级封装(SiP)、SiP晶圆级芯片尺寸封装(WLCSP)选项、Sigrity集成电路封装分析与3D建模、VoltusICPowerIntegritySolution。

专访Cadence CEO:关于EDA的下一个挑战和变化在哪里

例如,如果您在一个封装中有四个小芯片,那么您确实可以更有效地进行IP重用。因此,对于不同的芯片,也许其中三个在制造过程中不会发生变化。作为真正的节省,这进入了一个新的水平,但您确实需要平台和IP来配合它。我们的Integrity3D-IC平台将所有这些联系在一起,我们的CadenceCerebrusIntelligentChip...