跨时钟设计:异步FIFO设计|格雷|gap|寄存器|二进制|异步fifo_网易...
2023年7月30日 - 网易
为了方便描述,本章节将以深度为8的afifo进行讲解,其中读写地址位宽为3,格雷码地址位宽为4。图1afifo结构图(来自eetopThinkSpark)图2:读写地址计算图(1)存储模块:中间区域为memory存储模块,用于存储数据data,要么是1R1W的ram,要么是普通的寄存器。项目自研代码中,存储模块通常使用1R1W的ram,其需要memory生...
详情
异步fifo的设计(FPGA)
2013年4月5日 - 电子产品世界
这样在进行指针同步的时候,只有两种可能出现的情况:1.指针同步正确,正是我们所要的;2.指针同步出错,举例假设格雷码写指针从000->001,将写指针同步到读时钟域同步出错,出错的结果只可能是000->000,因为相邻位的格雷码每次只有一位变化,这个出错结果实际上也就是写指针没有跳变保持不变,我们所关心的就是这个错误会...
详情