三年前的AI芯片造假?谷歌陷学术不端丑闻,吹哨人被开除并已起诉

本文的表2给出了一些总结，可以看到所有芯片指标的秩相关性都很低，而TNS和WNS的噪声程度很高。因此，Mirhoseinietal.对TNS和WNS的优化依赖于有缺陷的代理，并产生了统计意义可疑的结果。可以注意到，在Ariane-NG45以及BlackParrot-NG45上的TNS的σ/|μ|>0.5。除了媒体的批评...

6小时完成芯片布局,谷歌用强化学习助力芯片设计

鉴于芯片时序指标TNS和WNS在强化学习结果中的方差较大,所以使用远远更长的运行时间,尝试使用不同的代理成本函数和超参数设置进行多次独立随机尝试可能会改善最佳结果,但SA也能做到这一点。使用内部方法(即使是较差的方法)是行业实践中称为dogfooding(吃自己的狗粮)的常见方法。在大多数芯片中,一些块并不重...

...算法|时序|eda|网球赛事|网球运动员|雅尼克·诺阿|人工智能...

另外,相关性分析结果表明,MacroHPWL与最终性能指标之间的相关性非常弱,这表明优化MacroHPWL对这些性能指标的影响非常有限。Wirelength与WNS和TNS的相关性同样较弱。这意味着,即便某些单点算法在优化Wirelength等中间指标上取得了成功,它们在最终的物理实现中可能只能提升PPA指标的某一方面,而无法全面优化。因此,需要寻...

芯行纪推出AmazeFP智能化布局规划解决方案

其中,对比设计人员的布局规划,AmazeFP的布局规划在时序方面,WNS(WorstNegativeSlack,最差负时序裕量)由-266ps提升至-14ps,提升了94.7%;TNS(TotalNegativeSlack,总负时序裕量)提升了99.93%;设计总绕线长度缩短12.6%;静态功耗降低18.3%。图4GPGPU用户和工具布局规划的PPA对比对比两个不同的布局布线结果的...

英伟达用AI设计芯片:芯片布局提速30倍,性能赶超商业EDA

下图报告了每种设计的这五个宏布局的最佳PPA,所有指标都使用默认的商业宏布局流程结果进行了标准化。在大多数设计中,AutoDMP的PPA指标结果为线长、功率、最差负时序裕量(WNS)和总的负时序裕量(TNS)等于或优于商业流程。▲AutoDMP在路由后阶段之后的PPA指标相对于商业宏布局结果进行了标准化(图源:NVIDIADeveloper...

如何通过电压调整模块提高芯片设计可靠性

这种方式时序路径覆盖全面,但需要对未覆盖的电压节点进行重新K库,耗费大量的时间和硬件资源,实现起来成本较高;第二种方式是通过SPICE对芯片中的时序关键路径仿真分析,修改仿真电压可以快速得到时序关键路径在未覆盖场景的时序信息,但时序路径覆盖有限(www.e993.com)2024年11月15日。在时间和机器资源有限的情况下,芯片设计人员大多会倾向于选择第二种...

北大本科生凭芯片研究获全球竞赛第一! 发表8篇顶会论文探索卡脖子...

比如,将图神经网络和时序分析引擎相结合,提出跨越芯片设计流程多个环节的建模技术。还有像受深度神经网络启发提出了基于可微时序引擎的布局优化算法,据称还是学界首次。经过优化的布局框架可以在WNS和TNS上分别实现最多32.7%和59.1%的改进,并且在GPU上运行时都实现了1.80倍的加速。

TPU新秘密武器!谷歌Jeff Dean团队推「AI造芯」,自主设计芯片仅需6...

「我们的方法和人类专家都能产生可行的布局,而且符合芯片的时序和阻塞设计标准。我们在WNS、面积,功率和线长方面也优于或相当于人类专家的设计。但是,我们端到端的学习方法耗时仅6个小时,而手动布置需要一个缓慢的迭代优化过程,还需要专家干预,导致整个周期可能持续数周」。

谷歌论文:使用深度强化学习的芯片布局

优化后的布局和布线可能会发生巨大变化,并且实际DRC也将发生相应变化,从而使模型预测无效。另外,尽管遵守DRC标准是必要条件,但是宏布局的主要目的是针对线长,时序(例如最坏的负松弛(WNS)和总的负松弛(TNS)),功率和面积进行优化。,而此工作甚至都没有考虑这些指标。

基于逻辑组的快速宏布局方法

通过“runplacecluster”快速实现的基于逻辑组的宏布局是处理我们常规平面布局工作的一种快速有效方法。总线长、布线拥塞、面积和时序(WNS/TNS)这些目标与好的宏布局不再存在冲突。我们可在开始时使用“placecluster”来进行大部分试验,在结尾时使用“placeglobal”来取得更精确布局结果。