先进封装,供不应求!

2.5D封装为水平堆叠芯片，主要将系统单芯片(SoC)与高频宽记忆体(HBM)设置在中介层(interposer)上，先经由微凸块(microbump)连结，使中介层内的金属线可电性连接不同的SoC与HBM，以达到各芯片间的电子讯号顺利传输，然后经由硅穿孔(Through-SiliconVia,TSV)技术，来连结下方PCB基板(substrate)，让多颗芯片可...

玻璃——先进封装的大机会

当芯片尺寸增大时,晶圆面积使用效率可能会更小。根据Yole的数据,12英寸晶圆的平均载体面积使用率仅为69%,低于300毫米x300毫米面板的84%面积使用率。Yole估计,扇出面板级封装相比扇出晶圆级封装在相似的良率下可以提供超过20%的成本优势,电性能改进:玻璃的介电常数较低(2.5-3.2),低于硅晶圆的3.9,这有助于降低信号...

兴森科技获69家机构调研:公司FCBGA封装基板项目为公司战略性投资...

产品良率稳步提升,低层板良率突破95%、高层板良率稳定在85%以上,公司已具备20层及以下产品的量产能力,最小线宽线距达9/12um,最大产品尺寸为120*120mm,20层以上产品、玻璃基板、磁性基板等新产品均处于开发过程中。公司FCBGA封装基板项目现已进入小批量量产阶段,但目前产能利用率较低,未来放量节奏主要取决于两点...

PCB高可靠性化要求与发展——PCB高可靠性的影响因素(上)

(1)PCB高密度化程度;(2)PCB内信号传输高频化程度;(3)PCB上负载(功率)大小(密度)。这三个方面将决定着内部温升的大小。2.2.1PCB高密度化引起的温升PCB高密度化的结果,不仅会带来焊接点结合力的减小,而且PCB内部负载的增加,而这种内部负载增加是指在单位体积内将有更多的“导电”通过(信号传输),这就必然带...

AI催化 PCB龙头重拾高增长

上半年,沪电股份企业通讯市场板营业收入同比增长75.49%,其中AI服务器和高性能计算相关PCB产品占该公司企业通讯市场板营业收入的比重从2023年的约21.13%增长至约31.48%。该公司基于PCIe6.0的下一代通用服务器产品已开始技术认证,支持224Gbps速率的产品主要技术已完成预研,OAM/UBB2.0产品已批量出货,GPU类产品已通过6阶HDI...

...实用新型专利授权:“一种可兼容多种尺寸的M.2硬盘的PCB封装...

证券之星消息,根据天眼查APP数据显示一博科技(301366)新获得一项实用新型专利授权,专利名为“一种可兼容多种尺寸的M.2硬盘的PCB封装结构”,专利申请号为CN202322808050.X,授权日为2024年9月13日(www.e993.com)2024年11月11日。专利摘要:本实用新型公开了一种可兼容多种尺寸的M.2硬盘的PCB封装结构,包括PCB板,PCB板上设有M.2卡槽连接器焊盘...

CadenceLIVE China 2024 | 专题揭晓:模拟定制设计/PCB、封装设计...

此次大会定于8月27日在上海浦东嘉里大酒店盛大启幕。现场参会注册现已开放,诚邀您前来参会。目前,模拟定制设计/PCB、封装设计及系统级仿真/验证专题已揭晓,数字设计实现/汽车电子、数字设计创建及签核专题即将揭晓,敬请期待!模拟定制设计专场在模拟定制设计专题中,Cadence将介绍AI-Driven的VirtuosoStudio...

2.5D封装集成:大芯片还是小PCB

把2.5D封装的器件视为缩小尺寸以适合封装的PCB电路板?还是突破了单芯片(singledie)面积极限的芯片?这是两种不同的技术路线,因而对开发者的设计工作是否成功至关重要。平面芯片面积受光刻掩膜版尺寸限制,最大约为858平方毫米,而以此极限尺寸制造的芯片,良率问题会让芯片成本大幅上升,显得不经济。多年来,掩膜版尺寸...

深南电路:近期公司PCB及封装基板业务稼动率较2023年第四季度均有...

深南电路(002916)3月22日在机构调研时表示,伴随AI的加速演进和应用上的不断深化,ICT产业对于高算力和高速网络的需求日益紧迫,各类终端应用对边缘计算能力和数据高速交换与传输的需求迎来增长。上述趋势驱动了终端电子设备对高频高速、集成化、小型化、轻薄化、高散热等相关PCB产品需求的提升。公司PCB业务在高速通信网络、...

CoWos是什么?台积电是如何凭借CoWos独霸世界?

根据台积电官网,CoWoS平台为高性能计算应用提供了同类最佳的性能和最高的集成密度。这种晶圆级系统集成平台可提供多种插层尺寸、HBM立方体数量和封装尺寸。它可以实现大于2倍封装尺寸(或约1,700平方毫米)的中阶层,集成具有四个以上HBM2/HBM2E立方体的领先SoC芯片。