中金| AI浪潮之巅系列:HBM成为存储战略要地
HBM利用TSV技术提升I/O数和单I/O位宽,从而大幅提升位宽,虽然维持较低的单I/O数据速率,但总带宽远优于GDDR。HBM的综合功耗低于GDDR。HBM通过增加I/O引脚数量来降低总线频率,从而实现更低的功耗。尽管片上分布的大量缓存能提供足够的计算带宽,但由于存储结构和工艺制约,片上缓存占用了大部分的芯片面积(通常为1/3...
深度解析嵌入式DDR总线的布线分析与设计
由于是差分时钟信号,在走线前应预先设计好线宽线距,计算好差分阻抗,再按照这种约束来进行布线。所有的DDR差分时钟信号都必须在关键平面上走线,尽量避免层到层的转换。线宽和差分间距需要参考DDR控制器的实施细则,信号线的单线阻抗应控制在50~60Ω,差分阻抗控制在100~120Ω。时钟信号到其他信号应保持在20mil*...
简述VME总线原理及应用
VME的数据传输机制是异步的,有多个总线周期,地址宽度是16、24、32、40或64位,数据线路的宽度是8、16、24、32、64位,系统可以动态的选择它们。它的数据传输方式为异步方式,因此只受制于信号交换协议,而不依赖于系统时钟;其数据传输速率为0~500Mb/s;此外,还有UnalignedData传输能力,误差纠正能力和自我诊断能力,...
基于PCI Express总线的数据采集设备实现
这一速率为一般PCI设备的2~4倍,同时PCIExpress总线点到点的总线连接结构可以让每个PCIExpress设备都具有这个带宽。3基于FPGA与PHY器件的采集设备实现3.1采集通道器件和FPGA的选型及设计采集设备包含2个采集通道,采用模/数转换芯片ADS5102设计。ADS5102是德州仪器的一款10b-65MSPS采样率并带内部电压参考的模/...
未来的先进半导体封装材料与工艺,需要关注几个关键词
满足带宽要求是关键从封装的角度来看,要提高带宽,需要考虑两个关键因素:I/O(输入/输出)的总数和每个I/O的比特率。增加I/O的总数需要在每个布线层/重新分布层(RDL)中实现更精细的线宽/间距(L/S)模式,并具有更高数量的布线层。另一方面,提高每个I/O的比特率会受到小芯片(chiplet)之间的互连距离和介电材料...
【布局】从中外工艺制程差距,看高云半导体的全球化布局;透过...
高云半导体成立于2014年1月,总部位于广州,注册资本9218万元人民币,总投资约5亿元,是一家完全自主可控的国产FPGA设计公司,致力于提供FPGA芯片、软件、IP、参考设计、开发板以及FPGA整体解决方案(www.e993.com)2024年10月19日。经过多年发展,高云半导体已在10+行业大规模量产,成熟整体解决方案达15个以上,量产项目500+,正在进行中的项目900+,累计客...
服务器行业专题研究:服务器产业链如何受益于AI大模型
2)思元590在上一代思元290的基础上增加浮点计算能力,采用MLUarch05全新架构,实测训练性能较在售旗舰产品有了大幅提升,它提供了更大的内存容量和更高的内存带宽,其IO和片间互联接口也较上代实现大幅升级。海光DCU:公司DCU产品主要面向智能计算以及人工智能市场,采用高性能计算市场目前主流的...
电子行业深度研究:智能终端创新不止,汽车服务器引领升级
全球半导体产业在持续成长,天花板不断上移。全球半导体销售额:2002年1422亿美元,2012年2916亿美元,2020年4404亿美金,预计2021年5530亿美金;历史上PC和智能手机是半导体增长的两大核心引擎;当前终端创新不止:汽车智能化电动化、光伏风电储能、5G和物联网、AI/云计算、ARVR等,促进半导体需求持续增长。
芯原微电子(上海)股份有限公司2020年度报告摘要
集成电路器件的结构随着技术节点的推进不断迭代改变,未来或可能出现新的工艺节点技术使得器件的线宽向3nm及以下的方向继续缩小。2)IP的复用性和多样性带来SoC芯片和Chiplet技术的革新Chiplet(芯粒)是一种可平衡计算性能与成本,提高设计灵活度,且提升IP模块经济性和复用性的新技术之一。Chiplet实现原理如同搭积木一...
安信证券:5G网建号角吹响 数据中心产业成长可期
PCIe是计算机扩展总线和接口标准,从1.0(2.5GT/s)、到2.0(5GT/s)、到3.0(8GT/s)、到4.0(16GT/s)、到5.0(32GT/s)围绕传输速率持续演进升级。在目前PCIe3.0接口情况下,服务器主板PCB8~12层即可满足要求,对应基材CCLDf值在0.014~0.02之间。对于PCIe4.0和5.0接口,PCB层数需要进一步增加,CCLDf值也需...