计量技术进步以满足2纳米以下器件节点需求

在前沿芯片中,如在3纳米节点或12至14纳米特征尺寸下,每个晶体管有3个接触。接触层的密度最大,因为接触点的数量是3乘以5000万个,或者是芯片上的晶体管数量。”因此,预准备工作包括挖掘布局中的敏感接触、通孔或金属线,然后沿着这些关键路径进行电压对比度(VC)测试。大约从2010年第一台三维设备开始,散...

我国首次建立基于硅晶格常数溯源的集成电路纳米线宽标准物质

随着集成电路工艺制程节点的不断缩小，芯片的晶体管密度增加和性能提升得益于晶体管栅极宽度的不断减少。中国计量科学研究院的纳米线宽标准物质研制团队，以国际计量局规定的国际单位制米定义复现方法—硅晶格{220}方向尺寸（0.192nm）为基础，采用内禀硅晶格原子标尺的线宽标准物质设计方案，实现对线宽标准物质的原子级准...

0.1纳米时代!巨头发力下一代晶体管CFET

相较于现有主流FinFET与GAAFET晶体管集成电路工艺，CFET突破了传统N/P-FET共平面布局间距的尺寸限制，可将集成电路中逻辑标准单元尺度微缩到4-T（Track）高度，同时将减少SRAM单元面积40%以上。在追求极致性能与密度的未来科技领域，CFET无疑将成为基础晶体管器件创新架构的有力候选者。在2023的IEEE国际电子器件会议上...

AMD Granite Ridge 和 Strix Point Zen 5 芯片尺寸 / 晶体管数量...

该处理器尺寸为122平方毫米,内置34亿个晶体管。作为对比,AMD锐龙5000系列“Vermeer”处理器、AMD锐龙3000系列“Matisse”处理器的cIOD均采用格芯(GlobalFoundries)的12纳米工艺,尺寸为125平方毫米,晶体管数量为20.9亿个。晶体管数量增加的主要原因是SocketAM5cIOD配备了小型iGPU...

一万亿晶体管GPU将到来,台积电董事长撰文解读

Ampere有540亿个晶体管，Hopper有800亿个。从7纳米技术到更密集的4纳米技术的转变使得在基本相同的面积上封装的晶体管数量增加了50%。Ampere和Hopper是当今大型语言模型(LLM)训练的主力。训练ChatGPT需要数万个这样的处理器。HBM是对AI日益重要的另一项关键半导体技术的一个例子：通过将芯片...

鲍哲南院士,最新Nature!|阵列|栅极|反恐|晶体管|化学家|国防部门|...

在20μm沟道长度(Lch)条件下,一批10082个晶体管的器件良率超过99.3%;在Lch=100μm条件下,100%应变下的电荷载流子迁移率大于20cm2V-1s-1;包括互连器件在内,晶体管密度达到创纪录的100,000cm-2(www.e993.com)2024年11月5日。在高密度晶体管阵列的基础上,作者着手制造了一个由1,056个晶体管和528个...

摩尔定律再进化,2纳米之后芯片如何继续突破物理极限

十年前,当14纳米工艺首次亮相时,整个半导体行业似乎正处于一个转折点。当时,许多专家和分析师已经开始质疑摩尔定律——这一预测芯片性能每两年翻一番的经验法则——是否还能继续有效。随着晶体管尺寸的不断缩小,人们普遍担忧物理限制将会成为难以逾越的障碍,特别是短沟道效应、漏电流和隧道效应等问题日益突出。这些挑战不...

科学家制备氧化锌薄膜晶体管与环形振荡器,兼容CMOS后道集成,有望...

这款晶体管在忆阻器存储阵列中可被作为驱动晶体管。研究中,该团队已经成功实现一个32×32(1kBit)的忆阻器存储阵列,其中氧化锌薄膜晶体管充当存储阵列的驱动晶体管。基于低温可制备的工艺,能够以三维堆叠的方式形成超高密度存储阵列。同时,这款晶体管在互补金属氧化物半导体(CMOS,ComplementaryMetalOxideSemiconduc...

Intel为何吊打AMD,先进半导体工艺带来什么?

在改善工艺的同时,科研人员很早就开始寻找新的半导体材料,包括砷化镓、碳纳米管甚至量子阱晶体管。2015年IBM及合作伙伴三星、GlobalFoundries率先展示了7nm工艺芯片,使用的就是硅锗材料,使用这种材料的晶体管开关速度更快,功耗更低,而且密度更高,可以轻松实现200亿晶体管,晶体管密度比目前的硅基半导体高出一个量级。

2nm半导体大战一触即发,iPhone 14沦为百元机刷新感人记录

据悉,其首部机台预计将于今年4月投入使用。据供应链媒体透露,苹果将成为首家采用台积电2nm工艺的客户,目前正与台积电紧密合作,共同研发和实施2nm芯片技术。这一技术在晶体管密度、性能和效率方面有望超越现有的3nm芯片。台积电的2nm芯片计划采用N2平台,引入了GAAFET(全栅场效应晶体管)纳米片晶体管架构以及背部供电...