几纳米毫无意义,但芯片大有可为

英特尔曾一度制造出金属半间距为40纳米、栅极长度为26纳米、鳍式场效应晶体管内鳍片宽度为8纳米的芯片。它们被随意地称为“22纳米”。业内大多数人认为,栅极长度将在12nm左右触底,金属间距将在14nm左右触底。这大约是使用asml最好的光刻机可以打印的最小尺寸。但业界不能放弃谈论其在越来越小且...

0.1纳米时代!巨头发力下一代晶体管CFET

GAAFET有两种结构，一种是使用纳米线（Nanowire）作为电子晶体管鳍片的GAAFET；另一种则是以纳米片（Nanosheet）形式出现的具有较厚鳍片的多桥通道场效应管MBCFET。据悉，三星在3nm制程节点就已经导入GAAFET架构，而台积电将在2nm制程节点首度应用GAAFET晶体管，英特尔此前表示将在Intel20A工艺上，引入采用GAA设计的RibbonF...

封装技术成为美日对华半导体竞争的最前沿

根据摩尔定律(由英特尔创始人之一戈登·摩尔提出的观察性规律,揭示了信息技术进步的速度,特别是集成电路中晶体管密度的指数级增长),芯片可容纳的晶体管数量大约每18至24个月翻一番,处理器性能也会提升一倍,同时价格下降为之前的一半。摩尔定律对半导体产业发展起到了重要指引与推动作用。过去,为延续摩尔定律,企业往往...

1.4纳米芯片时代即将来临,英特尔与台积电的竞争愈演愈烈

这里需要指出的是，虽然Intel的18A工艺名义上是18nm工艺，而Gelsinger也多次指出该工艺领先于台积电的2nm工艺，但在实际晶体管密度对比中，两者几乎是一样的，而且两者均采用下一代GAA（GateAllaround）架构。从FinFET到GAAFET目前来看，Intel18A更直接的优势还是来自于独特的后置电源技术，当然台积电2nm也会有一些独特...

...三大半导体代工厂商展示下一代CFET工艺,晶体管密度有望翻倍!

下一代CFET晶体管密度翻倍,英特尔、台积电和三星展示各自方案在上周的IEEEIEDM会议上,英特尔、台积电(TSMC)和三星展示了各自的CFET晶体管方案。堆叠式CFET架构晶体管是将n和p两种MOS器件相互堆叠在一起,未来将取代GAA(Gate-All-Round),成为新一代晶体管设计,以实现密度翻倍。

聚焦台积电2024技术大会:AI芯片需求翻番,今年狂建7厂

2nm节点台积电同样紧锣密鼓(www.e993.com)2024年11月5日。张晓强指出,目前2nm进展顺利,采用NanoSheet技术,目前转换表现已达到目标90%、转换良率超过80%,预计2025年实现技术量产。要指出的是,N2节点虽然性能、功耗和晶体管密度整体都优于N3制程,但由于N3X依然采用FinFET晶体管,在成本和性价比上或更具优势。

台积电,再度碾压对手

从晶体管的密度来看,台积电在三纳米N3或强化版N3E,都高于英特尔18A制程,英特尔没公布18A制程的能耗数据,无从比较两者的能耗表现。不过,台积电3纳米和三星电子在晶体管密度、性能和能耗,三星电子的GAA架构都落后台积电,台积电的晶体管密度是三星的1.5倍以上,在先进制程的客户数方面,台积电也是领先三星电子。台积电目前虽...

2纳米芯片大战:台积电、三星、英特尔谁能率先量产?

台积电被认为是2纳米芯片领域的领导者，该公司已经向苹果和英伟达等重要客户展示了其2纳米工艺N2的原型测试结果。台积电计划于2025年开始量产N2芯片，并表示其N2工艺在晶体管密度和能效方面将领先于市场。台积电目前在先进芯片的代工市场占据了66%的份额，远超过其他竞争对手。三星则试图通过降价策略...

7nm芯片后,工艺制程已不重要了,这大大利好中国芯

不信大家看看这个最为明显的指标,晶体管密度,就可以看到,从10nm开始后,三家厂商的相同工艺,对应的晶体管密度,是完全是不一样的。也就是说,三星的3nm,未必比台积电5nm强,也未必比intel的7nm更强,就看大家怎么看了。后来,英特尔看到台积电、三星的工艺命名如果激进,都不得不将自己的芯片工艺改名,将10nm改成int...

Intel太无耻,跟着玩数字游戏还揭台积电的老底,工艺都是假的

Intel指出它的7纳米工艺的晶体管密度达到1.234亿晶体管每平方毫米,而台积电的3纳米工艺却是1.24亿晶体管每平方毫米,两者的晶体管数量差不多,但是在命名上却差距甚远。这已不是Intel第一次指责台积电了,从台积电量产10纳米工艺以来,Intel就已连连指责台积电的芯片工艺造假,这主要是因为Intel在2014年量产14纳米之后,10...