哪些芯片公司能称之为大厂?
平头哥半导体的产品类型丰富多样,从AI推理专用芯片、通用服务器芯片到存储控制器芯片、RISC-V处理器内核以及物联网专用芯片等,覆盖了多个领域和场景。达摩院达摩院芯片是阿里巴巴达摩院在芯片设计与研发领域的重要成果。达摩院进一步聚焦于RISC-V架构的处理器研发,推出了多款具有创新性的芯片产品。其中,玄铁系列处理器...
DRAM,新竞赛!
据悉,新DRAM将输入和输出引脚数量增加了八倍,以最大限度地减少延迟。这种芯片也称为低延迟宽IO。据专家介绍,新芯片似乎还采用了一种特殊的封装方法——扇出型晶圆级封装——作为单个单元连接到R1芯片组。如前所说,三星电子还被发现继续开发向苹果供应LLWDRAM的技术。一位知情人士解释说,“据了解,...
一颗改变了世界的芯片
电源通过左侧的Vcc引脚和右侧的Vdd引脚提供,然后分支成细的互锁电线,为芯片的所有部分供电。寄存器文件为了详细展示该芯片的外观,我放大了下图中8008的寄存器文件。寄存器文件由8x7网格的动态RAM(DRAM)存储单元组成,每个存储单元使用三个晶体管来保存一位。(您可以将晶体管视为小矩形,其中橙色多...
DRAM掀起新一轮热潮,封装技术发挥关键作用
DRAM封装技术几经变迁,从双列直插封装DIP、J型引脚小外形封装SOJ、薄型小尺寸封装TSOP、底部引线塑料封装BLP、焊球阵列封装BGA(F-BGA、W-BGA),发展到芯片级封装CSP、堆叠封装等高性能封装方式。在成本允许的条件下,可尽量采用先进的封装技术,以提升DRAM性能。目前,堆叠封装技术,特别是系统级封装(SiP),可以在有限...
揭穿DRAM的一些谎言
为每个接口系列绘制的DRAM存储容量(每个硅芯片)趋势(2000-2023年)LPDDR系统在数据输入/输出速度上超越DDR系统接下来是数据输入/输出速度(数据传输速度)。自ISSCC发布以来,绘制了2000年至2023年每引脚的速度(Gbps/引脚)。DRAM数据传输速度根据接口系列的不同而有很大差异。速度最快的是GDDR系统,比其...
热点丨SK海力士加大AI需求投资,三星也在扩产
因此,三星电子和SK海力士采用了另一种先进的封装方式——垂直布线扇出技术(VFO),来实现移动DRAM芯片的堆叠(www.e993.com)2024年10月19日。该技术提供了更多的IO数据引脚,为性能提升提供了有力支持。SK海力士方面指出,VFO技术结合了FOWLP(晶圆级封装)和DRAM堆叠两项技术,通过垂直连接大幅缩短了电信号在多层DRAM间的传输路径,并同时实现了能效的提...
【硬件编年史】内存的前世今生,跨越时代的存储之旅
直到80286的出现硬件与软件都在渴求更大的内存,只靠主板上的内存已经不能满足需求了,于是内存条就诞生了。这也是我们说的SIMM时代,第一代SIMM内存有30个引脚,单根内存的数据总线也只有8bit,后续又诞生了72个引脚的SIMM内存,单根内存位宽也增加到了32位,古早的奔腾系列处理器用的就是这种内存。
ISSCC 2024: 三星利用对称马赛克架构将 DDR5 容量翻倍
三星论文描述了一款单片32Gb高密度DDR5裸片,仍采用10纳米工艺。三星声称,基于32Gb裸片的3DS系统将提高性能,在八个芯片堆栈中使用时支持高达1TB的内存,并实现每个引脚每秒8Gb的速度。业界认识到需要转向32Gb裸片。然而,存在许多障碍。小于10nm的DRAM节点尚未准备就绪,因此芯片制...
半导体行业专题报告:先进封装加速迭代,迈向2.5D3D封装
(SmallOutlinePackage)、J型引脚小外形封装SOJ(SmallOutlineJ-leaded)、无引脚芯片载体LCC(LeadlessChipCarrier)、扁平方形封装QFP(QuadFlatPackage)四大封装技术和针栅阵列PGA(PinGridArray)等技术;3)第三阶段(1990-2000年):面积阵列封装,特点是用体积更小的焊球代替引线,这些球形金属接触点分布在芯片...
Apple Vision Pro将采用SK海力士提供的定制低延迟DRAM芯片
为了支持R1的高速需求,据报道,该头戴式设备将使用由SKhynix提供的一种1-吉比特低延迟DRAM芯片,该芯片具有增加的输入和输出引脚数量,以最小化延迟。该DRAM芯片还采用了一种独特的封装方法,称为Fan-OutWaferLevelPackaging,它使得它可以作为一个单一的集成单元附着在R1芯片组上,从而使处理速度提高一倍。