全球首款!28nm显示芯片在京量产,我国显示类芯片半导体工艺达新高度
显芯科技也是国内唯一能达到该工艺和价值的集成电路企业。“当前,全球半导体顶尖工艺已经来到2nm时代,但对于半导体显示来说,综合考虑成本问题,28nm是目前国内工艺的天花板。”显芯科技总经理、创始人严丞辉介绍,画质调节芯片要求集成各种补偿算法,开发难度高,制造要求先进逻辑制程,是显示芯片品类国产化率最低的产品之一。
中芯集成-U 申请半导体结构的制作方法及半导体工艺的缺陷改善方法...
专利摘要显示,本发明提供了一种半导体结构的制作方法及半导体工艺的缺陷改善方法,应用于半导体制备技术领域。在本发明中,先增厚利用PVD所形成的第二粘合层的厚度,避免形成在凹槽底部的第二粘合层由于PVD自身的沉积功能差的缺陷而导致存在空洞,然后再对所述第二粘合层进行表面处理,以去除位于凹槽顶部的部分所述第...
SEMI总裁倡导标准化半导体后端工艺,能有效提高芯片产能
IT之家注:半导体制作工艺可分为前端和后端:前端主要是晶圆制作和光刻(在晶圆上绘制电路);后端主要是芯片的封装。半导体制作流程与半导体行业划分(??HANOL出版社/photograph.SENSATA)在前端工艺中,光刻技术广泛采用SEMI制定的国际标准,而后端工艺中的封装和测试则因制造商而异。例如,台积电采用CoWoS技术进行高...
长鑫存储取得半导体存储器件结构及其制作方法专利,降低了工艺复杂...
专利摘要显示,本发明提供一种半导体存储器件结构及其制作方法,存储器件结构包括半导体衬底、字线结构及接触结构,半导体衬底包括有源区及沟槽隔离结构,字线结构形成于所述导体衬底中与有源区交叉,任一字线结构的一端具有长端尾部,其另一端具有短端尾部,且相邻的两所述字线结构的长端尾部与短端尾部呈交错排布,接触结构...
新洁能取得晶圆级功率半导体器件及其制作方法专利,减少工艺制造...
金融界2024年3月12日消息,据国家知识产权局公告,无锡新洁能股份有限公司取得一项名为“一种晶圆级功率半导体器件及其制作方法“,授权公告号CN107591452B,申请日期为2017年10月。专利摘要显示,本发明公开了一种晶圆级功率半导体器件,包括有源区其中,有源区包括:第一导电类型衬底和第一导电类型衬底外延层,在第一导电...
为什么淘宝上和田玉只要几十块钱,揭秘:为什么在淘宝上能买到如此...
熟悉和田玉的基本知识(www.e993.com)2024年9月19日。熟悉和田玉的特点、产地、制作工艺、价格范围等,能够帮助咱们更好地辨识和田玉的真伪。选择正规的和田玉和商家。在淘宝上购买和田玉时,选择那些有正规授权和有良好声誉的商家。可通过查看商家的资质证书、客户评价以及与商家的玉质详细沟通来评估商家的可靠性。
【光电集成】功率半导体IGBT模块的封装工艺及芯片封测技术发展
芯片测试是在半导体制造的过程中对芯片进行严格的检测和测试,以验证芯片是否符合设计要求,包括数字、模拟、混合信号电路的测试等,并检查焊点的可靠性和连接强度。这一步是为了确保芯片的质量和稳定性。芯片封装则是将测试完成的芯片进行封装,以便其被应用在各种设备中。封装过程涉及一系列工艺和技术,包括晶圆减薄、晶圆...
Semicon半导体工艺:干法刻蚀与湿法刻蚀的区别和特点
半导体制造工艺中的刻蚀是利用物理和(/或)化学方法有选择性地从晶圆表面去除不必要材料的过程。刻蚀工艺通常位于光刻工艺之后,利用刻蚀工艺对定义图形的光阻层侵蚀少而对目标材料侵蚀大的特点,从而完成图形转移的工艺步骤。刻蚀工艺主要分为干法和湿法两种。
从2D到3D:半导体封装工艺与DTCO
Die和die之间并不直接连接,而是与中介层连接,也就是说硅中介层充当了die-die互连和die-substrate互连角色。由于中介层的布线可以直接使用半导体工艺制造,因此其布线密度得以大幅提升。这种技术的缺点也是十分明显,由于中介层也是使用半导体工艺制造,其成本很难下降,其面积也严重受到半导体工艺的限制,很难做大。
中金公司:半导体真空零部件国产替代有望加速
半导体制造过程中,需经过光刻、刻蚀、薄膜沉积等多种工艺,我们通常根据其主要使用气体加工还是液体加工,将前道制造设备分为干法设备及湿法设备,其中干法设备主要包含:等离子体刻蚀设备、薄膜沉积设备、去胶/热处理设备等;湿法设备主要包含:清洗设备、电镀设备、CMP设备等。由于干法设备通常需要在真空条件下,利用高频高压使...