封装技术成为美日对华半导体竞争的最前沿

制造半导体产品首先是根据所需功能设计芯片,其后进入制程工序,前端主要是晶圆制作和光刻,后端主要是芯片的封装。根据摩尔定律(由英特尔创始人之一戈登·摩尔提出的观察性规律,揭示了信息技术进步的速度,特别是集成电路中晶体管密度的指数级增长),芯片可容纳的晶体管数量大约每18至24个月翻一番,处理器性能也会提升一倍,...

晶体管密度惊人!台积电3nm细节曝光:2.5亿晶体管/mm?? 能耗性能...

晶体管密度惊人!台积电3nm细节曝光:2.5亿晶体管/mm??能耗性能大幅提升(文/木棉)据外媒报道,台积电近日透露,其未来的3nm制程工艺的发展目标是在工艺封装上达到2.5亿晶体管/mm??!台积电首席执行官确认3nm节点的开发正在按计划进行,计划于2021年进行风险生产,并于2022年下半年开始批量生产。此外,台积电决定3nm采用F...

台积电官宣!2nm芯片涨价:一片晶圆3万多美元,太夸张了

同时，晶体管密度的提升也是不容忽视的亮点之一。据台积电透露，N2工艺的晶体管密度将提升15%，这意味着在相同面积内可以集成更多的晶体管，从而进一步提升芯片的集成度和处理能力。不过客观地说，技术上的飞跃并非没有代价。台积电2nm晶圆的天价背后，实际上是半导体制造行业高成本、高风险特性的直观体现。首先，从研发...

芯片战或迎终章:华为麒麟9020晶体管密度惊艳,5G+AI新纪元已来

麒麟9020晶体管密度突破，开启5G+AI新纪元麒麟9020作为华为旗下的新一代旗舰芯片，其晶体管密度的突破无疑是一个重要的里程碑。晶体管密度是指芯片上晶体管数量与芯片面积的比值，它直接决定了芯片的性能和功耗。5nm至6nm的晶体管密度意味着麒麟9020在保持高性能的同时，还能实现更低的功耗，这对于移动设备来说尤...

全球最大FPGA芯片发布!为AI、5G打造,350亿颗晶体管

赛灵思这片VU19P芯片不仅尺寸、容量都非常巨大,而且与前几天美国创企Cerebras拿出的全球最大巨型芯片相比,它有着更大的产业意义。VU19P采用16nm工艺,基于Arm架构,拥有350亿颗晶体管,还拥有史以来单颗芯片最高逻辑密度、最大I/O数量(900万个系统逻辑单元、2072个用户I/O接口),用于当前最先进的AI芯片、5G芯片、...

把两块芯片压成一块:EUV以来半导体制造的最大创新

例如，欧洲微电子研究机构Imec的工程师已经创造了一些有史以来最密集的晶圆对晶圆键合，键合距离（或间距）仅为400纳米(www.e993.com)2024年11月5日。但Imec仅实现了2微米的芯片对晶圆键合间距。这相比当今在生产的先进3D芯片有了很大的改进（连接间距约为9微米）。而且它比前一代技术有了更大的飞跃：「微凸块」（microbumps...

AMD Ryzen 9000 的 Zen 5“Eldora”CCD 晶体管密度提高 28%

Eldora核心复合芯片(CCD)采用AMD的Zen5架构,能够将83.15亿个晶体管封装到70.6平方毫米中。与上一代基于Zen4的DurangoCCD的65亿个晶体管相比,这意味着密度增加了28%。有趣的是,尽管密度显着增加,芯片尺寸仍然大致相同(Zen4为71mm2)。

“大芯片”的挑战、模式和架构

“大芯片”一词是指面积大于目前最先进光刻机最大曝光区面积的芯片。这种类型的芯片通常还具有大量晶体管,并使用半导体制造技术来实现。大芯片有两个特点:首先,大芯片面积大,打破了步进式光刻机的面积限制,将大量晶体管集成到一个芯片中,可以超过当前制造技术下单片芯片上集成的晶体管数量。其次,大芯片由多个功能...

中国设计256核心处理器,计划扩展成1,600核大芯片

随着每新一代芯片增加晶体管密度变得越来越困难,芯片制造商正在寻找更多方法提高处理器性能。中国科学院计算技术研究所最近推出了一种基于16个小芯片的先进256核心多芯片设计,并计划将其扩展至1,600核大芯片。这种多芯片设计可以应用于超级计算机处理器,通过小芯片内部的超低延迟互连和先进的封装技术,最大限度地减少高...

没有EUV光刻机,怎么做5nm芯片?

台积电7nm从DUVi的N7、N7P,到EUV的N7+及N6共四个版本,晶体管密度从0.91提升到1.16亿,三星为0.95亿,英特尔2020年才量产1亿晶体管密度,而在这个节点上,台积电已先一步帮华为生产出全球首款5nm手机芯片麒麟9000,晶体管密度达1.5亿+。2020年,三星宣布量产5nm,但晶体管密度只从7nm的0.95亿小幅提升至1.27亿,改...