...衬底成型到外延生长全流程生产能力的半导体硅外延片一体化制造...
是否意味着,外延工艺在主流的芯片制造流程中,是由芯片制造商统一做了,而不是交由外部独立的外延片厂商来做?公司回答表示,尊敬的投资者,您好!上海合晶是中国少数具备从晶体成长、衬底成型到外延生长全流程生产能力的半导体硅外延片一体化制造商,主要产品为半导体硅外延片。感谢您的关注和建议,谢谢!点击进入交易所官...
特种玻璃巨头肖特发力半导体业务 新材料基板成为下一代芯片突破口
同时,肖特中国在苏州设立“半导体先进封装玻璃解决方案“部门,为中国半导体行业的合作伙伴提供定制化解决方案。已经在为头部半导体企业量身定制玻璃基板产品,并建立了专门的快速采样流程,以满足客户对速度的需求。“过去十年中,肖特的特种玻璃产品已经在半导体制造过程中发挥了关键作用。多年的行业积淀与技术研发,为我们在发...
天岳先进董事长:第三代半导体 需求推动碳化硅材料快速发展
“目前,碳化硅衬底市场主要还是以6英寸衬底为主。但碳化硅衬底向8英寸发展,是半导体行业发展的规律。”宗艳民介绍,“晶圆越大,成本越优化,因此大晶圆能有效控制碳化硅器件成本。行业数据表明,从4英寸到6英寸、8英寸,每次晶圆迭代,单位成本大约以百分比两位数的幅度下降。未来几年内,随着技术进步,8英寸碳化硅将逐步起量。
降低半导体金属线电阻的沉积和刻蚀技术
每层都有相应配图分步解析制造流程,且都部分涉及柱状结构形成、铜PVD、化学机械抛光(CMP)、线与间隔的形成、氧化物填充、IBE刻蚀、原子层沉积(ALD)、铜PVD及其他图示的独立工艺步骤。为形成分隔开的金属线,需要制造间隔和台面充当绝缘阻挡层。磨平沉积物后,可以进行线和间隔的图形化,以及X或Y方向上的任意长度刻...
基金调研丨国联安基金调研广立微
公司现已形成EDA设计软件、WAT测试设备及半导体数据分析工具相结合的成品率提升全流程解决方案,在集成电路从设计到量产的整个产品周期内实现芯片性能、成品率、稳定性的提升。二、问答环节问:1、请公司对2024年上半年经营业绩做简要介绍?答:2024年上半年,AI及相关应用加速落地、新能源库存去化改善、电动汽车渗透率...
公开课80期 | 超宽带技术:开启未来无线连接与精准定位的新纪元
MordorIntelligence指出,工业物联网(IIoT)的需求不断增长,是UWB超宽带市场增长的一个重要原因(www.e993.com)2024年9月19日。IIoT使用智能传感器来改进制造和其他工业应用,减少劳动力并使行业实现流程自动化,可以提高工业运营的效率。由于其广泛的应用,市场对UWB技术的需求显著增加。UWB技术凭借其巨大的发展潜力和日益扩大的应用范围,正推动市场...
明天!开幕! | elexcon2024深圳国际电子展+嵌入式展+半导体展(福田)
年度电子+嵌入式+半导体大展8月27-29日,elexcon2024深圳国际电子展在福田会展中心盛大开幕!汇聚全球优质品牌广商齐聚现场,打造电子全产业链创新展示、一站式采购及技术交流平台。集中展示AI+嵌入式、存储、车规级芯片、智能传感、RISC-V技术与生态、AIoT方案、无源器件/分立器件、PMIC与功率器件、Chiplet和SiP...
政策解读:关于2024年第二批有关商品归类决定的政策解读
对集成电路/半导体器件生产过程中的半成品进行抛光的CMP机专用的圆形抛光垫,可以装配在抛光机的抛光平台上,配合抛光液对经历了掺杂、蚀刻等工艺之后的集成电路/半导体器件半成品表面进行抛光,保证多层电路的叠加能够满足工艺要求。作为一种具有子目8486.20项下的生产设备的专用零件,参照十六类类注二关于零件的归类原则,根...
半导体后端工艺|第八篇:探索不同晶圆级封装的工艺流程
使用硅通孔技术制造芯片堆叠封装体时,一般可采用两种类型的封装方法。第一种方法是利用3D芯片堆叠技术的基板封装。第二种方法则需创建KGSD,然后基于KGSD来制作2.5D或3D封装。下文将详细介绍如何创建KGSD,以及如何基于KGSD来制作2.5D封装的过程。作为利用硅通孔技术制作而成的芯片堆叠封装体,制作KGSD必需经历额外封装...
秒尼科助芯弦半导体获得ISO 26262 ASIL D功能安全流程认证证书
图一:秒尼科助力芯弦通过DEKRA德凯ISO26262ASILD功能安全流程认证颁证仪式出席人员有芯弦半导体董事长、CEO杨维先生、德凯全球功能安全高级副总裁GerhardM.Rieger、德凯中国功能安全总经理李明勋先生、MUNIK销售总监李雷先生及三方相关各级负责人出席了此次颁证仪式。