【建厂】三星显示将投资全球第一条8.6代IT OLED生产线;

在Cadence宣布收购BETACAESystems之前,Synopsys表示将斥资350亿美元收购另一家物理分析软件制造商Ansys。BairdEquityResearch高级分析师JoeVruwink表示:“Cadence的这一交易也推动了一个可能,即在未来某个时候与Synopsys-Ansys组合相媲美的投资组合。”Cadence在一份声明中表示,BETACAESystems交易预计将于今年第...

Cadence:应对生成式AI变革 打造“芯片到系统”

而Cadence推出的AllegroXAI技术,可自动执行器件摆放、金属镀覆和关键网络布线,并集成了快速信号完整性和电源完整性分析功能,为当前高速、高密度、多层的复杂PCB设计布线提高了生产力、优化了质量。汪晓煜介绍案例时说,使用Allegro平台的生成式AI功能,单层计算机开发板布局布线效率能提升57倍,消费IoT板布板时间能减少至...

使用Cadence的提示!PCB设计接线灵魂顾问20

一般来说,延迟差不超过1/4时钟周期,单位长度的线延迟差也是固定的。延迟与线宽、线长、铜厚、板结构有关,但如果线过长,分布电容和分布电感会增加,信号质量会下降。因此,时钟IC针脚通常相互连接,但蛇形的线没有电感作用。相反,电感会在信号的上升边缘相互移动谐波,从而加剧信号质量,因此蛇纹石间隔必须是线宽的两倍以...

集成电路封装的EDA玩家们

在采用先进封装的前提下,要特别关注验证,因为先进封装的引入,线宽和线间距都变得非常小,因此模型提取和系统验证非常关键。Cadence正是看到在系统设计及系统仿真上的问题,提出了智能系统设计的概念,开发出一系列针对先讲封装的仿真及设计技术,例如Clarity全波电磁场仿真工具,传统工具面对先进封装需要几天到一周的时间去提...

国产EDA扎堆、异构集成刷屏,世界半导体大会干货合集!

第二,发展方式要变。现在摩尔定律放缓,所谓超越摩尔,比拼的是应变能力,能不能在同样线宽、同样工艺上实现价值最大化?这恰恰是中国厂商的机遇,并且中国是全球最大的单一市场,城市化进程也好、消费能力也好,最适合做超越摩尔的应用。最后是市场格局在变。在超越摩尔时代或者新的赛道不断涌现的情况下,更多话语权向整机...

年度回顾!2020全球半导体产业热点汇总

3、Cadence收购Integrand美国Cadence公司官网发布,2月17日楷登电子宣布收购IntegrandSoftware公司,继续加速5GRF通信领域创新(www.e993.com)2024年11月14日。4、赛灵思、英特尔、思科先后开启裁员计划赛灵思(Xilinx)宣布将在其圣何塞总部裁减123名员工,英特尔(Intel)也在同一时间发布裁员计划,计划将在其圣克拉拉总部要裁员128人。思科也表示开始了新一...

半导体设计专题报告:IP核,模块化芯片设计,稀缺性价值赛道

Cadence:全球前三IP供应商,平台化打造竞争力Cadence是专门从事EDA软件服务的公司,是全球最大的EDA、程序方案服务和设计服务供应商之一,也是全球第三的IP核供应商。公司产品涵盖了电子设计的整个流程,包括系统级设计,功能验证,IC综合及布局布线,模拟、混合信号及射频IC设计,全定制集成电路设计,IC...

KBEDA SKILL 首次体验免费用一个月,解决难题,让layout更简单

4、改变同层全局线宽快速实现同层同类线宽的整体改变。5、插针器件管脚连接层数的检查防止通孔管脚连接层数过多(地、电源网络管脚),因散热过快导致焊接不良如虚焊、脱焊等现象发生。可对通孔器件管脚连接层数超过4层以上的进行自动检查。6、Gerber参数的快速设置...

IC设计上下游随需而变

28nm工艺采用HKMG技术,16nm工艺采用FinFET技术,到了10nm节点,必将出现新的技术挑战。从全球主要半导体公司的工艺进程来看,英特尔在CPU工艺上持续领先,三星则在存储器领域领先,而TSMC面向的产品线更加全面,在集成度和线宽方面均保持先进性。可以说,在后道工艺的布线宽度上TSMC已做到业界最小。

下一个浪潮:综合工具助混合信号设计一臂之力

大多数线宽为180纳米及180纳米以下的设计均要求采用物理综合。物理综合应用上的复杂性与工程师使用模拟综合时遇到的困难类似。当一个产品要求从计算系统转向通信系统时,设计公司的生产效率就会下降,这是因为一个设计中的模拟部分的效率不会像数字设计那样达到很高的效率。